也许你经常在新闻中听到摩尔定律即将失效的说法。这是什么意思？是否意味着芯片技术正在走向天花板？

要理解这个问题，首先要了解芯片技术的理论极限。因为我们相信，随着技术的进步，工程上的困难迟早会被克服，但如果在物理上行不通，那就没有办法了。在这篇文章中，企业头条小编带大家来看看芯片技术的理论极限。

1.如何理解芯片的理论极限？
首先，让我们明确一下，我们今天讨论的理论极限都是从晶体管开始的。为什么呢？因为无论芯片有多先进，功能有多复杂，都可以实现并还原其本质，它是晶体管的组合。

一直以来，晶体管的性能水平几乎代表了芯片的性能水平。那么，晶体管的性能极限在哪里？

先回忆一下晶体管的“地铁站模型”:一个晶体管由两个“地铁站”组成，两个“地铁站”之间有一个通道，由一个开关控制。当开关打开时，通道似乎连接了两个站，电子可以流过；断开时，通道消失，电子无法通过。

这个沟道非常重要，在晶体管中被称为“沟道”。晶体管的速度、功耗等重要性能指标与沟道长度密切相关。7 nm和5 nm，也就是你经常在与芯片相关的新闻中听到的，意味着这个通道的长度。

芯片技术越先进，晶体管沟道越短，电子通过沟道的时间越短，信息传输越快，芯片性能越好。在过去的几十年里，摩尔定律一直在不断地向前发展，而这种通道大小才是重点。

1974年，IBM科学家提出了Dennard定律，即等规模缩减的技术途径。也就是说，与上一代技术相比，新技术中节点器件的长度和宽度都是0.7倍，因此器件的面积变成了0.49倍，约为一半，芯片的集成度也提高了一倍。

等规模缩小在早期是一个相对容易的解决方案，在过去的几十年里已经成为芯片发展的主要驱动力。然而，这个解决方案似乎太完美了。频道能无限缩小吗？不幸的是，当然不是。

沟道长度有一个理论极限，即硅原子的直径为0.2纳米。

为什么呢？我们想象一下，如果通道一直缩小到比原子直径还短，就意味着两个地铁站完全连接在一起，不再有任何通断区分，晶体管没有开关功能自然会失效。

所以从理论上讲，无论技术多么先进，只要是硅半导体材料制成的晶体管，沟道就不能短于0.2 nm。

2.晶体管的理论极限在哪里？

现在，最先进的量产技术是5 nm。你可能认为距离0.2 nm的距离还是25倍，我们离极限还很远。为什么我们如此急于讨论摩尔定律的终点？

不要太高兴。在沟道长度减小到0.2 nm之前，还有一系列其他限制。这里我将向你介绍两个物理定律的局限性：一是热力学限制，二是量子力学限制。

我们来谈谈热力学限制。简单来说就是芯片工作温度的影响。

我们可以把半导体材料中的每个硅原子想象成一个人，它们排成一个队列，就像我们军训时站在方阵里一样，它们之间有一定的距离。

硅原子比较大，就像一个成年人，电子比较小，就像一个幼儿园的孩子。当晶体管工作时，电子流过通道，就像儿童必须从成人阵列的一端穿过间隙到达另一端一样。

如果芯片在绝对零度工作，站在广场上的人就跟我们解放军战士一样，可以站得笔直，一动不动。你认为孩子们沿着队列的缝隙快速奔跑容易吗？也就是说，如果芯片工作在绝对零度，即使一次只有一个电子流过，晶体管也能精确工作。

但是，芯片的真实工作环境并没有那么完美，也就是说，排队的这群人并不是解放军，而是一群普通人。每个人大概都有这样的地位，但他们不诚实，只是在那里晃来晃去。这一次，孩子跑的时候可能会被这些摇摇晃晃的大人撞到，跑不快，甚至会迷失方向，走向相反的终点。

早期的800 nm和600 nm晶体管，传输电流比较大，有很多电子在循环，不容易出错。这相当于很多孩子一起跑步。他们被击中也没关系。毕竟有一定比例的人跑过去了。

但当沟道长度不断缩短时，每次只有几百甚至几十个电子跑过去，芯片工作温度引起的一点噪音就可能让芯片出问题。因此，芯片的工作温度设定了晶体管尺寸的热力学极限。有这样一个阈值，它与工作温度有关。

另一个限制是量子力学的限制。

当通道缩小到非常短的尺寸时，量子效应开始出现。现在，7纳米和5纳米的器件必须考虑量子力学的影响。

量子力学的极限是什么？正是量子隧穿带来的不确定性。在纳米尺度的晶体管中，如果两个“地铁站”之间的距离很小，即使晶体管关断，两个“地铁站”之间没有通道，电子也可能隧穿其中，就像穿墙一样。

而且，两个“地铁站”之间的距离越近，通过的可能性就越大。在一定程度上，有没有渠道几乎没有区别。晶体管不能起到开关的作用，当然会失效。这里总结一下，虽然理论上晶体管极限是硅原子直径，但是热力学极限和量子力学极限设定的阈值大于这个直径，也就是说沟道还没有收缩到0.2 nm的极限，热力学极限和量子力学极限已经阻挡了器件尺寸。

研究表明，硅晶体管的极限尺寸约为1纳米，这是单个晶体管器件的理论极限。

请注意，我说的是1纳米是单个器件的理论极限，实际量产会有很多工程技术上的困难。目前最先进的量产技术是TSMC的5 nm晶体管，有望在两三年内实现3 nm器件的量产。但是对于能否量产2 nm甚至1 nm的晶体管，我们并不太乐观。

3.整合会带来更多的限制
而我刚才说的只是晶体管的“单兵”极限。每个芯片都是由大量晶体管集成的“军队”。当这么多晶体管集成在一起时，有更多的问题需要考虑。

比如集成密度、时钟频率、电源电压、布线层数等等，每一个参数都会限制芯片的整体性能。这些太专业了，就不一一介绍了。

但是有一个系统限制，对于你了解芯片技术的发展趋势是非常重要的，在这里一定要给你讲清楚，那就是功耗。

你可能会想，功耗怎么会是问题呢？不就是一点电吗？没那么简单。如果芯片功耗过大，也就是说热量产生太快，不能及时散发，那么热量就会聚集，芯片的工作温度就会急剧上升，芯片就会变得越来越慢，甚至失效。这就是为什么如果电脑的风扇坏了，它会蓝屏死亡。

我写这篇文章的电脑里有一个英特尔i7处理器，它的功率密度大约是50 W/cm。你可能不知道这个数字。我告诉你，国产电熨斗的功率密度只有5 W/cm，比我的处理器芯片小10倍。你敢碰电熨斗吗？我肯定会被烫伤，但芯片比电熨斗热十倍。

这是PC的处理器芯片，某些领域的专业芯片功率密度高达380 W/cm。要知道，火箭喷管只有600 W/cm。

所以现在的芯片必须配备非常可靠的散热系统，电脑一般都是用风扇散热。即使是强大的CPU芯片，也需要更先进的水冷系统来保持正常运行，否则根本无法运行。

对于大型服务器机房，空调和制冷的功耗接近甚至超过电脑本身的功耗。手机芯片中的低功耗是核心技术要求，因此手机芯片必须采用最先进的工艺节点制造，以保证高性能和低功耗。因此，功耗是所有芯片都必须面对的严重问题。

4.总结

在本文当中，我们讨论了芯片性能的极限，关键是看晶体管的沟道尺寸。

理论上讲，单看一个器件，这个极限尺寸是1纳米。然而，当数十亿、数百亿个晶体管集成为一片时，仍然有更多的限制因素，如发热、布线等。

这是不是告诉我们摩尔定律要失效了，芯片技术的发展很快就要达到天花板了？当然不是。大家有没有注意到，我们刚才讨论的极限其实有一个大前提，那就是“硅晶体管芯片”

(科技产业责编：陈峰 )